Công ty bán dẫn không có nhà sản xuất của Hàn Quốc Panmnesia đang thúc đẩy tích hợp CXL và UAL/Ethernet. Nó đã ra mắt chip tổng hợp PCIe-CXL để hỗ trợ hợp nhất CXL/UAL trong tương lai. Trong khi đó, Meta triển khai DRAM cũ trên các máy chủ mới thông qua CXL để mở rộng dung lượng bộ nhớ và tăng tốc độ hệ thống.
Panmnesia tập trung vào phát triển bộ điều khiển và chuyển mạch CXL. Comput Express Link (CXL) là một phần mở rộng bus PCIe ngoài khung, ban đầu dựa trên PCIe 5.0 và hiện tương thích với các tiêu chuẩn PCIe 6.0 và 7.0. Giám đốc điều hành của Panmnesia, Myoungsoo Jung, lưu ý rằng ngành chuyển mạch gắn với CPU từ lâu đã tin rằng các thiết bị chuyển mạch gắn với CPU sẽ gây ra độ trễ truy cập bộ nhớ không thể chấp nhận được, khiến các Thiết bị nhiều đầu (MHD) có thể mở rộng không thể thực hiện được và buộc phải triển khai MHD trực tiếp. Ông làm rõ rằng các vấn đề về độ trễ như vậy xuất phát từ sự non nớt ban đầu của CXL chứ không phải là những hạn chế tiêu chuẩn cố hữu và sẽ giảm dần theo quá trình trưởng thành của hệ sinh thái. Các thiết bị chuyển mạch hỗ trợ bộ điều khiển CXL thế hệ tiếp theo của công ty mang lại hiệu suất ổn định, có độ trễ thấp và có thể mở rộng.
Panmnesia sẽ giới thiệu bộ điều khiển CXL thế hệ tiếp theo được tối ưu hóa và bộ chuyển mạch hỗ trợ Định tuyến dựa trên cổng (PBR) tại ISCA 2026. Các thiết kế CXL ban đầu sử dụng lại IP PCIe với bộ đệm lớp độc lập và kiểm soát thời gian riêng biệt, gây ra chi phí đồng bộ hóa nhiều lớp và độ trễ bổ sung.
Bộ điều khiển mới của Panmnesia sử dụng bộ đệm chia sẻ nhiều lớp để loại bỏ hầu hết chi phí chung, đồng thời tối ưu hóa thêm theo lớp cụ thể để có độ trễ thấp hơn. PCIe truyền thống và CXL đời đầu dựa vào Định tuyến dựa trên phân cấp (HBR) giới hạn ở cấu trúc liên kết dạng cây, trong khi PBR định tuyến dữ liệu qua ID cổng thiết bị duy nhất để kích hoạt các cấu trúc liên kết tùy ý linh hoạt. Công tắc mới hỗ trợ cả chế độ PBR và HBR.
Mở rộng bộ nhớ CXL thông thường sử dụng MHD trực tiếp CPU với khả năng mở rộng hạn chế. Công tắc vải của Panmnesia cho phép mở rộng bộ nhớ trên quy mô lớn với độ trễ tương đương và băng thông hệ thống cao hơn, hỗ trợ ổn định tới 64 nút được kết nối trong các thử nghiệm.
Panmnesia đã tung ra chip chuyển đổi nhiệt hạch PCIe 6.4-CXL 3.2 phát hành trước. IP nâng cấp của nó tích hợp các tính năng của CXL 4.0, cung cấp giải pháp kết hợp PCIe 7.0-CXL 4.0 hoàn chỉnh. Panmnesia và Meta sẽ trình bày các tài liệu đối đáp tại Phiên họp ngành ISCA 2026 ngày 29 tháng 6. Bài viết của Panmnesia thảo luận về bộ điều khiển CXL có độ trễ thấp được chứng minh bằng silicon và bộ chuyển mạch PBR dành cho các loại vải tập trung vào bộ nhớ. Bài viết của Meta giới thiệu Vistara, giải pháp triển khai CXL toàn diện cho các trung tâm dữ liệu siêu quy mô.
Đối mặt với nguồn cung cấp bộ nhớ eo hẹp, chi phí tăng cao và việc giao hàng bị chậm trễ, nhóm Vistara của Meta đề xuất sử dụng lại các DIMM DDR4 đã ngừng hoạt động cùng với bộ nhớ DDR5 cục bộ của máy chủ thông qua các kết nối CXL tiêu chuẩn. Cách tiếp cận này cho phép mở rộng bộ nhớ với chi phí gần như bằng 0, hiệu suất hoạt động cao hơn và lượng khí thải carbon thấp hơn.
Việc áp dụng CXL trong ngành chậm là do băng thông thấp, độ trễ cao và chi phí thời gian chạy của bộ nhớ CXL. Dữ liệu sản xuất của Meta cho thấy bộ nhớ mở rộng CXL mang lại băng thông thấp hơn 10 lần và độ trễ cao hơn 60% so với bộ nhớ cục bộ. Hơn nữa, hầu hết các giải pháp CXL thương mại đều tích hợp DRAM với bộ điều khiển và thiếu hỗ trợ DDR4, ngăn chặn việc tái sử dụng bộ nhớ cũ.
Meta giải quyết những điểm yếu này thông qua việc đồng thiết kế phần cứng-phần mềm. Nó đã phát triển Vistara CXL ASIC tùy chỉnh được tối ưu hóa để tái sử dụng DRAM, tiết kiệm năng lượng và độ trễ thấp. Về mặt phần mềm, giải pháp Vị trí trang trong suốt (TPP) nâng cao sẽ tự động điều chỉnh tỷ lệ bộ nhớ cục bộ/mở rộng và tự động hóa các cấu hình dành riêng cho khối lượng công việc, vô hiệu hóa bộ nhớ CXL cho khối lượng công việc nhạy cảm với độ trễ.
Bài viết xác nhận đầy đủ giá trị thực tế của CXL và mức tăng hiệu suất đáng kể trên các khối lượng công việc khác nhau. Giải pháp của Meta cắt giảm 25% việc triển khai máy chủ suy luận ML phân tách và giảm 29% độ trễ trung bình của bộ nhớ đệm phân tán.
ISCA 2026 diễn ra từ ngày 27/6 đến ngày 1/7 tại Raleigh, Mỹ. Các đối tác của Panmnesia có thể truy cập vào chip chuyển mạch tổng hợp PCIe 6.4-CXL 3.2 được phát hành trước, hệ thống thí điểm và IP kết hợp PCIe 7.0-CXL 4.0.
chú thích cuối trang: Bộ chuyển mạch CXL kết nối GPU, bộ nhớ và các thiết bị hệ thống khác. PBR hỗ trợ các cấu trúc liên kết mạng tùy ý linh hoạt, vượt trội hơn cấu trúc cây cứng nhắc của HBR và cải thiện tính linh hoạt về kiến trúc. Ultra Accelerator Link (UAL), đối thủ của NVIDIA NVLink, cho phép kết nối bộ tăng tốc AI tốc độ cao giữa các nhà cung cấp. Liên minh của nó bao gồm AMD, AWS, Google, Microsoft, Meta, Panmnesia và các công ty chủ chốt khác trong ngành.
Công ty TNHH Công nghệ Qianxing Jietong Bắc Kinh
Sandy Yang/Giám đốc chiến lược toàn cầu
WhatsApp / WeChat: +86 13426366826
Email: yangyd@qianxingdata.com
Trang web: www.qianxingdata.com/www.storagesserver.com
Trọng tâm kinh doanh:
Phân phối sản phẩm CNTT/Tích hợp hệ thống & Dịch vụ/Giải pháp cơ sở hạ tầng
Với hơn 20 năm kinh nghiệm phân phối CNTT, chúng tôi hợp tác với các thương hiệu hàng đầu thế giới để cung cấp các sản phẩm đáng tin cậy và dịch vụ chuyên nghiệp.
“Sử dụng công nghệ để xây dựng một thế giới thông minh”Nhà cung cấp dịch vụ sản phẩm CNTT đáng tin cậy của bạn!
Vietnamese
